Minh Nguyệt
Intern Writer
Khi chúng ta không ngừng vượt qua những giới hạn vật lý, các nhà sản xuất chip đang đối mặt với nhiều thách thức hơn là chỉ những rào cản kỹ thuật. Áp lực về nguồn nhân lực, thời gian phát triển sản phẩm ngày càng eo hẹp, cùng với yêu cầu về độ tin cậy của chip, tất cả đều nghiêm ngặt hơn bao giờ hết. Một nỗ lực khổng lồ được đổ vào việc đảm bảo bố cục chip tuân thủ các ràng buộc chi tiết, chẳng hạn như duy trì kích thước tối thiểu cho bóng bán dẫn và dây dẫn, giữ khoảng cách phù hợp giữa các lớp khác nhau như kim loại, polysilicon và các vùng hoạt động, cũng như đảm bảo các lỗ kết nối (vias) chồng lên nhau chính xác để tạo ra các kết nối điện vững chắc. Những quy tắc thiết kế này ngày càng nhân lên theo mỗi thế hệ công nghệ mới. Với mỗi sự đổi mới, chúng ta lại phải đối mặt với áp lực phải làm được nhiều hơn với ít nguồn lực hơn. Vậy câu hỏi đặt ra là: Làm thế nào để giúp các nhà thiết kế đáp ứng những yêu cầu này, và công nghệ có thể hỗ trợ chúng ta xử lý sự phức tạp mà không ảnh hưởng đến chất lượng như thế nào?
Một làn sóng thay đổi lớn đang lan tỏa khắp lĩnh vực tự động hóa thiết kế điện tử (EDA) – một mảng chuyên biệt về phần mềm và công cụ mà các nhà sản xuất chip sử dụng để thiết kế, phân tích và xác minh các mạch tích hợp phức tạp bên trong những con chip ngày nay. Trí tuệ nhân tạo (AI) đã và đang chạm đến nhiều phần của quy trình thiết kế chip, hỗ trợ việc sắp xếp và định tuyến, dự đoán kết quả năng suất, tinh chỉnh mạch analog, tự động hóa mô phỏng và thậm chí hướng dẫn lập kế hoạch kiến trúc ban đầu. Thay vì chỉ đơn thuần tăng tốc các bước cũ, AI đang mở ra những cánh cửa cho các cách tư duy và làm việc mới mẻ.
Các mô hình học máy có thể giúp dự đoán các điểm nóng lỗi hoặc ưu tiên các khu vực rủi ro rất lâu trước khi gửi chip đi sản xuất. Thay vì tính toán bằng phương pháp vét cạn hay hàng ngàn dòng mã tùy chỉnh, AI sử dụng các thuật toán tiên tiến để phát hiện các mẫu, tổ chức các tập dữ liệu khổng lồ và làm nổi bật những vấn đề mà nếu không có AI, có thể mất hàng tuần làm việc thủ công để khám phá. Chẳng hạn, AI tạo sinh có thể giúp các nhà thiết kế đặt câu hỏi và nhận câu trả lời bằng ngôn ngữ tự nhiên, từ đó hợp lý hóa các tác vụ thường ngày.
Sự hợp tác ngày càng chặt chẽ giữa chuyên môn con người và trí tuệ máy móc đang mở đường cho điều mà một số người gọi là cuộc cách mạng "shift-left" hay xây dựng đồng thời – tức là tìm và khắc phục vấn đề sớm hơn nhiều trong quá trình thiết kế, trước khi chúng trở thành những trở ngại tốn kém. Đối với các nhà sản xuất chip, điều này có nghĩa là chất lượng cao hơn và thời gian đưa sản phẩm ra thị trường nhanh hơn. Còn với các nhà thiết kế, đó là cơ hội để tập trung vào đổi mới thay vì phải chạy theo sửa lỗi.
Khi chip ngày càng phức tạp, phần xác minh vật lý trong thiết kế trở thành một nút thắt cổ chai quan trọng. Xác minh vật lý kiểm tra xem bố cục chip có đáp ứng các quy tắc nghiêm ngặt của nhà sản xuất và có khớp chính xác với sơ đồ chức năng ban đầu hay không. Mục tiêu chính của nó là đảm bảo thiết kế có thể được sản xuất đáng tin cậy thành một con chip hoạt động, không có các lỗi vật lý có thể gây hỏng hóc sau này.
Kiểm tra quy tắc thiết kế (DRC) là xương sống của xác minh vật lý. Phần mềm DRC quét mọi ngóc ngách của bố cục chip để tìm các vi phạm – những đặc điểm có thể gây lỗi, giảm năng suất hoặc đơn giản là khiến thiết kế không thể sản xuất được. Nhưng những con chip ngày nay không chỉ lớn hơn; chúng còn phức tạp hơn, được dệt từ nhiều lớp logic, bộ nhớ và các thành phần analog, đôi khi được xếp chồng lên nhau theo ba chiều. Các quy tắc cũng không hề đơn giản. Chúng có thể phụ thuộc vào hình học, ngữ cảnh, quy trình sản xuất và thậm chí cả sự tương tác giữa các đặc điểm bố cục ở xa nhau.
Theo truyền thống, DRC được thực hiện muộn trong quy trình, khi tất cả các thành phần đã được lắp ráp thành bố cục chip cuối cùng. Ở giai đoạn này, việc phát hiện hàng triệu vi phạm là điều phổ biến – và việc khắc phục những vấn đề ở giai đoạn cuối này đòi hỏi nỗ lực rất lớn, dẫn đến sự chậm trễ tốn kém.
Để giảm thiểu gánh nặng này, ngày càng có nhiều sự tập trung vào việc dịch chuyển DRC sớm hơn trong quy trình – một chiến lược gọi là "shift-left". Thay vì chờ đợi cho đến khi toàn bộ thiết kế hoàn tất, các kỹ sư cố gắng xác định và giải quyết các lỗi DRC sớm hơn nhiều ở cấp độ khối và ô. Cách tiếp cận thiết kế và xác minh đồng thời này cho phép phần lớn lỗi được phát hiện khi việc sửa chữa nhanh hơn và ít gây gián đoạn hơn.
Tuy nhiên, việc chạy DRC sớm hơn trong quy quy trình trên một con chip hoàn chỉnh khi các khối chưa "sạch" DRC sẽ tạo ra các tập dữ liệu kết quả có quy mô đáng kinh ngạc – thường là hàng chục triệu đến hàng tỷ "lỗi", cảnh báo hoặc cờ hiệu, bởi vì thiết kế chip chưa hoàn thiện vẫn còn "bẩn" so với một con chip đã trải qua toàn bộ quy trình thiết kế. Việc điều hướng qua những kết quả "bẩn" này đã là một thách thức riêng. Các nhà thiết kế phải ưu tiên những vấn đề nào cần giải quyết, xác định các mẫu chỉ ra các vấn đề hệ thống và quyết định điều gì thực sự quan trọng. Trong nhiều trường hợp, công việc này chậm chạp và "thủ công", phụ thuộc vào khả năng của các kỹ sư trong việc sắp xếp dữ liệu, lọc ra những gì quan trọng và chia sẻ phát hiện giữa các nhóm.
Để đối phó, các nhóm thiết kế đã tạo ra những cách để hạn chế lượng thông tin tràn ngập. Họ có thể giới hạn số lượng lỗi cho mỗi quy tắc, hoặc sử dụng các phím tắt không chính thức – gửi cơ sở dữ liệu hoặc ảnh chụp màn hình qua email cho các thành viên trong nhóm, chia sẻ bộ lọc trong tin nhắn trò chuyện và dựa vào các chuyên gia để biết nên tìm ở đâu. Tuy nhiên, cách tiếp cận này không bền vững. Nó có nguy cơ bỏ lỡ các vấn đề lớn, trên toàn chip có thể ảnh hưởng đến sản phẩm cuối cùng. Nó làm chậm phản ứng và khiến việc cộng tác trở nên tốn công sức.
Với những thách thức về nguồn nhân lực đang diễn ra và sự phức tạp ngày càng tăng của các con chip hiện đại, nhu cầu về phân tích DRC thông minh hơn, tự động hơn trở nên cấp bách. Vậy một giải pháp tốt hơn có thể trông như thế nào – và AI có thể giúp thu hẹp khoảng cách này ra sao?
Những đột phá gần đây trong AI đã thay đổi cuộc chơi đối với phân tích DRC theo những cách mà vài năm trước đây là không thể tưởng tượng được. Thay vì quét từng dòng hay từng kiểm tra, các hệ thống được hỗ trợ bởi AI có thể xử lý hàng tỷ lỗi, nhóm chúng thành các nhóm có ý nghĩa và giúp các nhà thiết kế tìm ra nguyên nhân gốc rễ nhanh hơn nhiều. Những công cụ này sử dụng các kỹ thuật từ thị giác máy tính, học máy nâng cao và phân tích dữ liệu lớn để biến cái từng được coi là một đống thông tin bất khả thi thành một lộ trình hành động.
Khả năng của AI trong việc tổ chức các tập dữ liệu hỗn loạn – tìm ra các vấn đề hệ thống ẩn trên nhiều quy tắc hoặc khu vực – giúp phát hiện các rủi ro mà việc lọc cơ bản có thể bỏ lỡ. Bằng cách nhóm các lỗi liên quan và làm nổi bật các điểm nóng, các nhà thiết kế có thể nhìn thấy bức tranh tổng thể và tập trung thời gian vào những gì thực sự quan trọng. Các thuật toán phân cụm dựa trên AI đáng tin cậy biến hàng tuần điều tra thủ công thành vài phút phân tích có hướng dẫn.
Một lợi ích khác là khả năng cộng tác. Bằng cách coi kết quả là các tập dữ liệu dùng chung, "sống động" – thay vì các bảng tĩnh – các công cụ hiện đại cho phép các nhóm chỉ định người phụ trách, chú thích các phát hiện và chuyển các chế độ xem phân tích chính xác giữa các kỹ sư khối và phân vùng, ngay cả khi vượt qua ranh giới tổ chức. Các dấu trang động và trạng thái giao diện người dùng được chia sẻ giúp giảm sự nhầm lẫn và công việc làm lại. Thay vì "qua lại", các nhóm cùng nhau tiến về phía trước.
Nhiều đổi mới này gợi mở về những gì có thể xảy ra khi AI được tích hợp vào cốt lõi của quy trình xác minh. Chúng không chỉ giúp các nhà thiết kế phân tích kết quả; chúng còn giúp mọi người suy luận về dữ liệu, tóm tắt các phát hiện và đưa ra các quyết định thiết kế tốt hơn cho đến khi hoàn thành sản phẩm.
Một trong những ví dụ nổi bật nhất về phân tích DRC được hỗ trợ bởi AI đến từ Siemens, với nền tảng Calibre Vision AI đang thiết lập các tiêu chuẩn mới về cách xác minh toàn chip diễn ra. Dựa trên nhiều năm kinh nghiệm trong xác minh vật lý, Siemens nhận ra rằng việc phá vỡ các nút thắt cổ chai không chỉ đòi hỏi các thuật toán thông minh hơn mà còn phải suy nghĩ lại về cách các nhóm làm việc cùng nhau và cách dữ liệu di chuyển trong quy trình.
Vision AI được thiết kế để đạt tốc độ và khả năng mở rộng. Nó sử dụng một cơ sở dữ liệu lỗi nhỏ gọn và một công cụ đa luồng để tải hàng triệu – hoặc thậm chí hàng tỷ – lỗi chỉ trong vài phút, trực quan hóa chúng để các kỹ sư nhìn thấy các cụm và điểm nóng trên toàn bộ khuôn chip. Thay vì một bức tường mã lỗi hoặc các vi phạm quy tắc riêng lẻ, công cụ này trình bày một bản đồ nhiệt của bố cục, làm nổi bật các khu vực có nồng độ vấn đề cao nhất. Bằng cách bật hoặc tắt các lớp (bố cục, điểm đánh dấu, bản đồ nhiệt) và điều chỉnh độ trong suốt của lớp, người dùng có được một cái nhìn rõ ràng, có thể tùy chỉnh về những gì đang xảy ra – và nơi cần tìm tiếp theo.
Nhưng điều kỳ diệu thực sự nằm ở khả năng phân cụm được hướng dẫn bởi AI. Sử dụng các thuật toán học máy tiên tiến, Vision AI phân tích mọi lỗi để tìm các nhóm có nguyên nhân lỗi chung. Điều này có nghĩa là các nhà thiết kế có thể giải quyết nguyên nhân gốc rễ một lần, khắc phục vấn đề cho hàng trăm lần kiểm tra cùng lúc thay vì giải quyết từng lỗi một cách tẻ nhạt. Trong những trường hợp mà các công cụ cũ sẽ buộc các nhóm phải vật lộn với, ví dụ, 3.400 lần kiểm tra với 600 triệu lỗi, khả năng phân cụm của Vision AI có thể giảm nỗ lực đó xuống chỉ còn điều tra 381 nhóm – biến những ngọn núi thành những đống đất nhỏ và tăng tốc thời gian gỡ lỗi ít nhất gấp đôi.
Vision AI cũng có khả năng cộng tác cao. Các dấu trang động ghi lại trạng thái phân tích chính xác, từ bộ lọc lớp đến các khu vực bố cục được phóng to, cùng với các chú thích và chỉ định người phụ trách. Chia sẻ một dấu trang sẽ gửi một phân tích "sống động" – không chỉ là một ảnh chụp tĩnh – đến đồng nghiệp, để mọi người cùng làm việc trên cùng một chế độ xem. Các nhóm có thể xuất cơ sở dữ liệu kết quả, phân phối các nhóm hành động cho chủ sở hữu khối và nhập liền mạch các phát hiện vào các công cụ EDA khác của Siemens để gỡ lỗi thêm.
Một điểm khó khăn thường gặp trong xác minh chip là nhu cầu về chuyên môn sâu – biết lỗi nào quan trọng, mẫu nào có nghĩa là rắc rối và cách diễn giải các kết quả phức tạp. Calibre Vision AI giúp san bằng sân chơi. Các thuật toán dựa trên AI của nó nhất quán tạo ra các cụm và đường dẫn gỡ lỗi giống như các chuyên gia cấp cao sẽ xác định, nhưng làm điều đó chỉ trong vài phút. Người dùng mới có thể nhanh chóng tìm thấy các vấn đề hệ thống và thực hiện công việc như những kỹ sư dày dạn kinh nghiệm, giúp các công ty chip giải quyết tình trạng thiếu hụt nhân lực và luân chuyển nhân sự.
Ngoài các cụm và dấu trang, Vision AI còn cho phép các nhà thiết kế xây dựng các tín hiệu tùy chỉnh bằng cách tận dụng dữ liệu của riêng họ. Nền tảng này bảo mật các mô hình và dữ liệu của khách hàng để sử dụng độc quyền, đảm bảo thông tin nhạy cảm luôn nằm trong công ty. Và bằng cách tích hợp với hệ sinh thái AI của Siemens EDA, Calibre Vision AI hỗ trợ các chatbot AI tạo sinh và trợ lý lý luận. Các nhà thiết kế có thể đặt câu hỏi trực tiếp – về cú pháp, về một tín hiệu, về quy trình – và nhận được câu trả lời nhanh chóng, chính xác, hợp lý hóa việc đào tạo và áp dụng.
Phản hồi của khách hàng từ các công ty IC hàng đầu cho thấy giá trị thực tế của AI đối với phân tích và gỡ lỗi DRC toàn chip. Một công ty báo cáo rằng Vision AI đã giảm nỗ lực gỡ lỗi của họ ít nhất một nửa – một lợi ích tạo nên sự khác biệt giữa việc hoàn thành sản phẩm và sự chậm trễ. Một công ty khác lưu ý rằng thuật toán tín hiệu của nền tảng tự động tạo ra các nhóm kiểm tra giống như những gì người dùng có kinh nghiệm sẽ xác định thủ công, tiết kiệm không chỉ thời gian mà còn cả năng lượng.
Những lợi ích định lượng là rất ấn tượng. Chẳng hạn, Calibre Vision AI có thể tải và trực quan hóa các tệp lỗi nhanh hơn đáng kể so với các quy trình gỡ lỗi truyền thống. Trong một trường hợp thử nghiệm, một tệp kết quả mất 350 phút với quy trình truyền thống, nhưng Calibre Vision AI chỉ mất 31 phút. Trong một trường hợp thử nghiệm khác (không được hiển thị), chỉ mất 5 phút để phân tích và phân cụm 3,2 tỷ lỗi từ hơn 380 lần kiểm tra quy tắc thành 17 nhóm có ý nghĩa. Thay vì lạc lối trong hàng gigabyte dữ liệu lỗi, các nhà thiết kế giờ đây dành thời gian để giải quyết các vấn đề thực sự.
Những con chip ngày nay đòi hỏi nhiều hơn là những cải tiến gia tăng trong phần mềm EDA. Khi nhu cầu về tốc độ, chất lượng và sự cộng tác tiếp tục tăng lên, câu chuyện về xác minh vật lý sẽ được định hình bởi các công nghệ thông minh hơn, thích ứng hơn. Với phân tích DRC được hỗ trợ bởi AI, chúng ta thấy một con đường rõ ràng: một cách nhanh hơn và hiệu quả hơn để tìm ra các vấn đề hệ thống, gỡ lỗi thông minh, cộng tác mạnh mẽ hơn và cơ hội để mọi nhà thiết kế tạo ra tác động chuyên gia.
Bằng cách kết hợp sự sáng tạo của các kỹ sư với tốc độ và cái nhìn sâu sắc của AI, các nền tảng như Calibre Vision AI đang thúc đẩy một đường cong năng suất mới trong phân tích toàn chip. Với những công cụ này, các nhóm không chỉ theo kịp sự phức tạp – họ biến nó thành một lợi thế cạnh tranh.
Tại Siemens, tương lai của xác minh chip đã và đang hình thành – nơi trí tuệ song hành cùng trực giác, và những ý tưởng mới tìm đường đến silicon nhanh hơn bao giờ hết. Khi ngành công nghiệp tiếp tục vượt qua các giới hạn và mở khóa thế hệ thiết bị tiếp theo, AI sẽ giúp thiết kế chip đạt đến những tầm cao mới.
Để tìm hiểu thêm về Calibre Vision AI và cách Siemens đang định hình tương lai của thiết kế chip, các bạn có thể truy cập eda.sw.siemens.com và tìm kiếm Calibre Vision AI nhé.
Một làn sóng thay đổi lớn đang lan tỏa khắp lĩnh vực tự động hóa thiết kế điện tử (EDA) – một mảng chuyên biệt về phần mềm và công cụ mà các nhà sản xuất chip sử dụng để thiết kế, phân tích và xác minh các mạch tích hợp phức tạp bên trong những con chip ngày nay. Trí tuệ nhân tạo (AI) đã và đang chạm đến nhiều phần của quy trình thiết kế chip, hỗ trợ việc sắp xếp và định tuyến, dự đoán kết quả năng suất, tinh chỉnh mạch analog, tự động hóa mô phỏng và thậm chí hướng dẫn lập kế hoạch kiến trúc ban đầu. Thay vì chỉ đơn thuần tăng tốc các bước cũ, AI đang mở ra những cánh cửa cho các cách tư duy và làm việc mới mẻ.
Các mô hình học máy có thể giúp dự đoán các điểm nóng lỗi hoặc ưu tiên các khu vực rủi ro rất lâu trước khi gửi chip đi sản xuất. Thay vì tính toán bằng phương pháp vét cạn hay hàng ngàn dòng mã tùy chỉnh, AI sử dụng các thuật toán tiên tiến để phát hiện các mẫu, tổ chức các tập dữ liệu khổng lồ và làm nổi bật những vấn đề mà nếu không có AI, có thể mất hàng tuần làm việc thủ công để khám phá. Chẳng hạn, AI tạo sinh có thể giúp các nhà thiết kế đặt câu hỏi và nhận câu trả lời bằng ngôn ngữ tự nhiên, từ đó hợp lý hóa các tác vụ thường ngày.
Sự hợp tác ngày càng chặt chẽ giữa chuyên môn con người và trí tuệ máy móc đang mở đường cho điều mà một số người gọi là cuộc cách mạng "shift-left" hay xây dựng đồng thời – tức là tìm và khắc phục vấn đề sớm hơn nhiều trong quá trình thiết kế, trước khi chúng trở thành những trở ngại tốn kém. Đối với các nhà sản xuất chip, điều này có nghĩa là chất lượng cao hơn và thời gian đưa sản phẩm ra thị trường nhanh hơn. Còn với các nhà thiết kế, đó là cơ hội để tập trung vào đổi mới thay vì phải chạy theo sửa lỗi.
Khi chip ngày càng phức tạp, phần xác minh vật lý trong thiết kế trở thành một nút thắt cổ chai quan trọng. Xác minh vật lý kiểm tra xem bố cục chip có đáp ứng các quy tắc nghiêm ngặt của nhà sản xuất và có khớp chính xác với sơ đồ chức năng ban đầu hay không. Mục tiêu chính của nó là đảm bảo thiết kế có thể được sản xuất đáng tin cậy thành một con chip hoạt động, không có các lỗi vật lý có thể gây hỏng hóc sau này.
Kiểm tra quy tắc thiết kế (DRC) là xương sống của xác minh vật lý. Phần mềm DRC quét mọi ngóc ngách của bố cục chip để tìm các vi phạm – những đặc điểm có thể gây lỗi, giảm năng suất hoặc đơn giản là khiến thiết kế không thể sản xuất được. Nhưng những con chip ngày nay không chỉ lớn hơn; chúng còn phức tạp hơn, được dệt từ nhiều lớp logic, bộ nhớ và các thành phần analog, đôi khi được xếp chồng lên nhau theo ba chiều. Các quy tắc cũng không hề đơn giản. Chúng có thể phụ thuộc vào hình học, ngữ cảnh, quy trình sản xuất và thậm chí cả sự tương tác giữa các đặc điểm bố cục ở xa nhau.
Theo truyền thống, DRC được thực hiện muộn trong quy trình, khi tất cả các thành phần đã được lắp ráp thành bố cục chip cuối cùng. Ở giai đoạn này, việc phát hiện hàng triệu vi phạm là điều phổ biến – và việc khắc phục những vấn đề ở giai đoạn cuối này đòi hỏi nỗ lực rất lớn, dẫn đến sự chậm trễ tốn kém.
Để giảm thiểu gánh nặng này, ngày càng có nhiều sự tập trung vào việc dịch chuyển DRC sớm hơn trong quy trình – một chiến lược gọi là "shift-left". Thay vì chờ đợi cho đến khi toàn bộ thiết kế hoàn tất, các kỹ sư cố gắng xác định và giải quyết các lỗi DRC sớm hơn nhiều ở cấp độ khối và ô. Cách tiếp cận thiết kế và xác minh đồng thời này cho phép phần lớn lỗi được phát hiện khi việc sửa chữa nhanh hơn và ít gây gián đoạn hơn.
Tuy nhiên, việc chạy DRC sớm hơn trong quy quy trình trên một con chip hoàn chỉnh khi các khối chưa "sạch" DRC sẽ tạo ra các tập dữ liệu kết quả có quy mô đáng kinh ngạc – thường là hàng chục triệu đến hàng tỷ "lỗi", cảnh báo hoặc cờ hiệu, bởi vì thiết kế chip chưa hoàn thiện vẫn còn "bẩn" so với một con chip đã trải qua toàn bộ quy trình thiết kế. Việc điều hướng qua những kết quả "bẩn" này đã là một thách thức riêng. Các nhà thiết kế phải ưu tiên những vấn đề nào cần giải quyết, xác định các mẫu chỉ ra các vấn đề hệ thống và quyết định điều gì thực sự quan trọng. Trong nhiều trường hợp, công việc này chậm chạp và "thủ công", phụ thuộc vào khả năng của các kỹ sư trong việc sắp xếp dữ liệu, lọc ra những gì quan trọng và chia sẻ phát hiện giữa các nhóm.
Để đối phó, các nhóm thiết kế đã tạo ra những cách để hạn chế lượng thông tin tràn ngập. Họ có thể giới hạn số lượng lỗi cho mỗi quy tắc, hoặc sử dụng các phím tắt không chính thức – gửi cơ sở dữ liệu hoặc ảnh chụp màn hình qua email cho các thành viên trong nhóm, chia sẻ bộ lọc trong tin nhắn trò chuyện và dựa vào các chuyên gia để biết nên tìm ở đâu. Tuy nhiên, cách tiếp cận này không bền vững. Nó có nguy cơ bỏ lỡ các vấn đề lớn, trên toàn chip có thể ảnh hưởng đến sản phẩm cuối cùng. Nó làm chậm phản ứng và khiến việc cộng tác trở nên tốn công sức.
Với những thách thức về nguồn nhân lực đang diễn ra và sự phức tạp ngày càng tăng của các con chip hiện đại, nhu cầu về phân tích DRC thông minh hơn, tự động hơn trở nên cấp bách. Vậy một giải pháp tốt hơn có thể trông như thế nào – và AI có thể giúp thu hẹp khoảng cách này ra sao?
Những đột phá gần đây trong AI đã thay đổi cuộc chơi đối với phân tích DRC theo những cách mà vài năm trước đây là không thể tưởng tượng được. Thay vì quét từng dòng hay từng kiểm tra, các hệ thống được hỗ trợ bởi AI có thể xử lý hàng tỷ lỗi, nhóm chúng thành các nhóm có ý nghĩa và giúp các nhà thiết kế tìm ra nguyên nhân gốc rễ nhanh hơn nhiều. Những công cụ này sử dụng các kỹ thuật từ thị giác máy tính, học máy nâng cao và phân tích dữ liệu lớn để biến cái từng được coi là một đống thông tin bất khả thi thành một lộ trình hành động.
Khả năng của AI trong việc tổ chức các tập dữ liệu hỗn loạn – tìm ra các vấn đề hệ thống ẩn trên nhiều quy tắc hoặc khu vực – giúp phát hiện các rủi ro mà việc lọc cơ bản có thể bỏ lỡ. Bằng cách nhóm các lỗi liên quan và làm nổi bật các điểm nóng, các nhà thiết kế có thể nhìn thấy bức tranh tổng thể và tập trung thời gian vào những gì thực sự quan trọng. Các thuật toán phân cụm dựa trên AI đáng tin cậy biến hàng tuần điều tra thủ công thành vài phút phân tích có hướng dẫn.
Một lợi ích khác là khả năng cộng tác. Bằng cách coi kết quả là các tập dữ liệu dùng chung, "sống động" – thay vì các bảng tĩnh – các công cụ hiện đại cho phép các nhóm chỉ định người phụ trách, chú thích các phát hiện và chuyển các chế độ xem phân tích chính xác giữa các kỹ sư khối và phân vùng, ngay cả khi vượt qua ranh giới tổ chức. Các dấu trang động và trạng thái giao diện người dùng được chia sẻ giúp giảm sự nhầm lẫn và công việc làm lại. Thay vì "qua lại", các nhóm cùng nhau tiến về phía trước.
Nhiều đổi mới này gợi mở về những gì có thể xảy ra khi AI được tích hợp vào cốt lõi của quy trình xác minh. Chúng không chỉ giúp các nhà thiết kế phân tích kết quả; chúng còn giúp mọi người suy luận về dữ liệu, tóm tắt các phát hiện và đưa ra các quyết định thiết kế tốt hơn cho đến khi hoàn thành sản phẩm.
Một trong những ví dụ nổi bật nhất về phân tích DRC được hỗ trợ bởi AI đến từ Siemens, với nền tảng Calibre Vision AI đang thiết lập các tiêu chuẩn mới về cách xác minh toàn chip diễn ra. Dựa trên nhiều năm kinh nghiệm trong xác minh vật lý, Siemens nhận ra rằng việc phá vỡ các nút thắt cổ chai không chỉ đòi hỏi các thuật toán thông minh hơn mà còn phải suy nghĩ lại về cách các nhóm làm việc cùng nhau và cách dữ liệu di chuyển trong quy trình.
Vision AI được thiết kế để đạt tốc độ và khả năng mở rộng. Nó sử dụng một cơ sở dữ liệu lỗi nhỏ gọn và một công cụ đa luồng để tải hàng triệu – hoặc thậm chí hàng tỷ – lỗi chỉ trong vài phút, trực quan hóa chúng để các kỹ sư nhìn thấy các cụm và điểm nóng trên toàn bộ khuôn chip. Thay vì một bức tường mã lỗi hoặc các vi phạm quy tắc riêng lẻ, công cụ này trình bày một bản đồ nhiệt của bố cục, làm nổi bật các khu vực có nồng độ vấn đề cao nhất. Bằng cách bật hoặc tắt các lớp (bố cục, điểm đánh dấu, bản đồ nhiệt) và điều chỉnh độ trong suốt của lớp, người dùng có được một cái nhìn rõ ràng, có thể tùy chỉnh về những gì đang xảy ra – và nơi cần tìm tiếp theo.
Nhưng điều kỳ diệu thực sự nằm ở khả năng phân cụm được hướng dẫn bởi AI. Sử dụng các thuật toán học máy tiên tiến, Vision AI phân tích mọi lỗi để tìm các nhóm có nguyên nhân lỗi chung. Điều này có nghĩa là các nhà thiết kế có thể giải quyết nguyên nhân gốc rễ một lần, khắc phục vấn đề cho hàng trăm lần kiểm tra cùng lúc thay vì giải quyết từng lỗi một cách tẻ nhạt. Trong những trường hợp mà các công cụ cũ sẽ buộc các nhóm phải vật lộn với, ví dụ, 3.400 lần kiểm tra với 600 triệu lỗi, khả năng phân cụm của Vision AI có thể giảm nỗ lực đó xuống chỉ còn điều tra 381 nhóm – biến những ngọn núi thành những đống đất nhỏ và tăng tốc thời gian gỡ lỗi ít nhất gấp đôi.
Vision AI cũng có khả năng cộng tác cao. Các dấu trang động ghi lại trạng thái phân tích chính xác, từ bộ lọc lớp đến các khu vực bố cục được phóng to, cùng với các chú thích và chỉ định người phụ trách. Chia sẻ một dấu trang sẽ gửi một phân tích "sống động" – không chỉ là một ảnh chụp tĩnh – đến đồng nghiệp, để mọi người cùng làm việc trên cùng một chế độ xem. Các nhóm có thể xuất cơ sở dữ liệu kết quả, phân phối các nhóm hành động cho chủ sở hữu khối và nhập liền mạch các phát hiện vào các công cụ EDA khác của Siemens để gỡ lỗi thêm.
Một điểm khó khăn thường gặp trong xác minh chip là nhu cầu về chuyên môn sâu – biết lỗi nào quan trọng, mẫu nào có nghĩa là rắc rối và cách diễn giải các kết quả phức tạp. Calibre Vision AI giúp san bằng sân chơi. Các thuật toán dựa trên AI của nó nhất quán tạo ra các cụm và đường dẫn gỡ lỗi giống như các chuyên gia cấp cao sẽ xác định, nhưng làm điều đó chỉ trong vài phút. Người dùng mới có thể nhanh chóng tìm thấy các vấn đề hệ thống và thực hiện công việc như những kỹ sư dày dạn kinh nghiệm, giúp các công ty chip giải quyết tình trạng thiếu hụt nhân lực và luân chuyển nhân sự.
Ngoài các cụm và dấu trang, Vision AI còn cho phép các nhà thiết kế xây dựng các tín hiệu tùy chỉnh bằng cách tận dụng dữ liệu của riêng họ. Nền tảng này bảo mật các mô hình và dữ liệu của khách hàng để sử dụng độc quyền, đảm bảo thông tin nhạy cảm luôn nằm trong công ty. Và bằng cách tích hợp với hệ sinh thái AI của Siemens EDA, Calibre Vision AI hỗ trợ các chatbot AI tạo sinh và trợ lý lý luận. Các nhà thiết kế có thể đặt câu hỏi trực tiếp – về cú pháp, về một tín hiệu, về quy trình – và nhận được câu trả lời nhanh chóng, chính xác, hợp lý hóa việc đào tạo và áp dụng.
Phản hồi của khách hàng từ các công ty IC hàng đầu cho thấy giá trị thực tế của AI đối với phân tích và gỡ lỗi DRC toàn chip. Một công ty báo cáo rằng Vision AI đã giảm nỗ lực gỡ lỗi của họ ít nhất một nửa – một lợi ích tạo nên sự khác biệt giữa việc hoàn thành sản phẩm và sự chậm trễ. Một công ty khác lưu ý rằng thuật toán tín hiệu của nền tảng tự động tạo ra các nhóm kiểm tra giống như những gì người dùng có kinh nghiệm sẽ xác định thủ công, tiết kiệm không chỉ thời gian mà còn cả năng lượng.
Những lợi ích định lượng là rất ấn tượng. Chẳng hạn, Calibre Vision AI có thể tải và trực quan hóa các tệp lỗi nhanh hơn đáng kể so với các quy trình gỡ lỗi truyền thống. Trong một trường hợp thử nghiệm, một tệp kết quả mất 350 phút với quy trình truyền thống, nhưng Calibre Vision AI chỉ mất 31 phút. Trong một trường hợp thử nghiệm khác (không được hiển thị), chỉ mất 5 phút để phân tích và phân cụm 3,2 tỷ lỗi từ hơn 380 lần kiểm tra quy tắc thành 17 nhóm có ý nghĩa. Thay vì lạc lối trong hàng gigabyte dữ liệu lỗi, các nhà thiết kế giờ đây dành thời gian để giải quyết các vấn đề thực sự.
Những con chip ngày nay đòi hỏi nhiều hơn là những cải tiến gia tăng trong phần mềm EDA. Khi nhu cầu về tốc độ, chất lượng và sự cộng tác tiếp tục tăng lên, câu chuyện về xác minh vật lý sẽ được định hình bởi các công nghệ thông minh hơn, thích ứng hơn. Với phân tích DRC được hỗ trợ bởi AI, chúng ta thấy một con đường rõ ràng: một cách nhanh hơn và hiệu quả hơn để tìm ra các vấn đề hệ thống, gỡ lỗi thông minh, cộng tác mạnh mẽ hơn và cơ hội để mọi nhà thiết kế tạo ra tác động chuyên gia.
Bằng cách kết hợp sự sáng tạo của các kỹ sư với tốc độ và cái nhìn sâu sắc của AI, các nền tảng như Calibre Vision AI đang thúc đẩy một đường cong năng suất mới trong phân tích toàn chip. Với những công cụ này, các nhóm không chỉ theo kịp sự phức tạp – họ biến nó thành một lợi thế cạnh tranh.
Tại Siemens, tương lai của xác minh chip đã và đang hình thành – nơi trí tuệ song hành cùng trực giác, và những ý tưởng mới tìm đường đến silicon nhanh hơn bao giờ hết. Khi ngành công nghiệp tiếp tục vượt qua các giới hạn và mở khóa thế hệ thiết bị tiếp theo, AI sẽ giúp thiết kế chip đạt đến những tầm cao mới.
Để tìm hiểu thêm về Calibre Vision AI và cách Siemens đang định hình tương lai của thiết kế chip, các bạn có thể truy cập eda.sw.siemens.com và tìm kiếm Calibre Vision AI nhé.
