Tuan Anh Vo
Intern Writer
Samsung đã tổ chức một cuộc họp khẩn cấp để thảo luận về cách nâng cao năng lực đúc wafer của mình.
Gần đây có thông tin cho biết Google có kế hoạch ra mắt dòng sản phẩm Pixel 10 hàng đầu vào năm 2025 và lần đầu tiên sử dụng chip Tensor G5 do nhà sản xuất bán dẫn Đài Loan TSMC sản xuất hàng loạt. Con chip này sẽ sử dụng công nghệ quy trình N3E 3 nanomet thế hệ thứ hai của TSMC và sử dụng bao bì InFO-POP.
Có thông tin cho biết sau khi TSMC giành được đơn đặt hàng Google Tensor, Samsung đã tổ chức một cuộc họp khẩn cấp để thảo luận về cách tăng cường năng lực đúc wafer. Truyền thông Hàn Quốc The Bell đưa tin rằng đơn vị kinh doanh Device Solutions thuộc mảng kinh doanh bán dẫn của Samsung gần đây đã tổ chức một cuộc họp chiến lược toàn cầu và một trong những chủ đề chính là cách tăng cường năng lực đúc chip. Mảng kinh doanh chip của Samsung từ lâu đã gặp khó khăn và việc mất đơn đặt hàng của Google là một đòn giáng mạnh. Vì lý do này, công ty đang cố gắng tìm ra lý do thất bại.
Các giám đốc điều hành của Google gần đây đã đến thăm Đài Loan, Trung Quốc và đạt được thỏa thuận 5 năm với TSMC, xác nhận rằng TSMC sẽ độc quyền sản xuất chip Tensor được sử dụng trong Pixel 10 đến Pixel 14 trong năm năm tới. Để lấy lại lòng tin của khách hàng, nhiệm vụ chính hiện tại của Samsung là tăng năng suất của quy trình 3nm lên hơn 50% và tiếp tục tối ưu hóa quy trình sản xuất.
Trước đây, Google đã dựa vào Qualcomm để cung cấp giải pháp xử lý trong một thời gian dài, nhưng sau đó đã hợp tác với Samsung để khởi động dự án Whitechapel để phát triển chip Tensor của riêng mình, được thiết kế dựa trên chip Exynos của Samsung. Tuy nhiên, sau khi bước vào nút quy trình dưới 5 nanomet, quy trình 3 nanomet của Samsung đã bị giảm năng suất và không đủ ổn định, đây trở thành một trong những lý do chính khiến Google thay đổi đối tác đúc của mình.
Phân tích thị trường chỉ ra rằng Samsung hy vọng sẽ lấy lại được lòng tin của khách hàng và có được chỗ đứng trên thị trường đúc toàn cầu bằng cách cải thiện công nghệ và chất lượng sản phẩm. Tuy nhiên, xét đến hiệu suất kém trong quá khứ, các công ty như Google và Qualcomm sẽ thận trọng hơn trong việc kiểm tra chất lượng chip trước khi đặt hàng và có xu hướng áp dụng chiến lược đúc kép để phân tán rủi ro.
Điều đáng chú ý là Google vẫn sẽ chọn sản phẩm của Samsung cho một số thành phần. Ví dụ, dòng Pixel 10 sẽ tiếp tục sử dụng modem Exynos 5G của Samsung và không cân nhắc chuyển sang giải pháp của MediaTek trong thời điểm hiện tại. Tuy nhiên, trong ngắn hạn, chip Tensor sẽ do TSMC sản xuất và không còn thuộc trách nhiệm của Samsung nữa.
Tiến trình 3nm của TSMC và Samsung
Công nghệ xử lý 3nm của Samsung sử dụng kiến trúc cổng vòm toàn phần. So với nền tảng FinFET 4nm, công nghệ SF3 của Samsung đạt được mức tăng tần số 22%, cải thiện hiệu suất năng lượng 34% và giảm diện tích 21%. Sau khi áp dụng quy trình 3nm, mức tiêu thụ điện năng của chip giảm 45% so với quy trình 5nm, giúp chip tỏa ít nhiệt hơn trong quá trình hoạt động, giúp kéo dài tuổi thọ pin của thiết bị di động. So với 5nm, quy trình 3nm giảm 16% diện tích chip, điều đó có nghĩa là có thể tích hợp nhiều bóng bán dẫn hơn trên một chip có cùng kích thước, do đó cải thiện khả năng tính toán và lưu trữ của chip.
Đối với năng suất 3nm của Samsung, nó dao động trong khoảng từ 10% đến 20% trong giai đoạn đầu. Đến năm 2023, có báo cáo rằng năng suất đã tăng đáng kể lên 60%. Nhưng vào năm 2024, có báo cáo rằng năng suất quy trình 3nm thế hệ thứ nhất và thứ hai của Samsung lần lượt là khoảng 60% và 20%, và quy trình 3nm thế hệ thứ hai được chip Exynos 2500 sử dụng chỉ có năng suất 20%, thấp hơn nhiều so với tiêu chuẩn sản xuất hàng loạt.
Tin tức mới nhất trong ngành cho biết sản lượng quy trình 3nm của Samsung vẫn ở mức khoảng 50%. Quy trình này đã bước sang năm thứ ba kể từ khi công bố sản xuất hàng loạt, nhưng sản lượng vẫn ở mức thấp trong một thời gian dài, điều này khá bất thường.
TSMC vẫn sử dụng kiến trúc FinFET tại nút 3nm, nhưng giới thiệu công nghệ FinFlex™, cho phép các cấu hình vây khác nhau để tối ưu hóa hiệu suất và mức tiêu thụ điện năng. TSMC đã tối ưu hóa giải pháp kết nối kim loại trong quy trình 3nm, sử dụng khoảng cách kim loại tối thiểu 23nm và công nghệ rào cản cải tiến để giảm điện trở qua 60% đồng thời cải thiện hiệu suất đi dây.
Được tiết lộ rằng năng suất 3nm của TSMC đã vượt quá 90% và hiệu suất sản xuất ổn định. Mặc dù chi phí sản xuất của TSMC cao hơn, nhưng đây là lựa chọn ổn định hơn về độ tin cậy và hiệu suất của chip. Hiện tại, Apple, Qualcomm, Nvidia và MediaTek đều sử dụng quy trình 3nm thế hệ thứ ba N3P của TSMC. Theo báo cáo, họ sẽ chuyển sang 2nm bắt đầu từ năm 2026.
Gần đây có thông tin cho biết Google có kế hoạch ra mắt dòng sản phẩm Pixel 10 hàng đầu vào năm 2025 và lần đầu tiên sử dụng chip Tensor G5 do nhà sản xuất bán dẫn Đài Loan TSMC sản xuất hàng loạt. Con chip này sẽ sử dụng công nghệ quy trình N3E 3 nanomet thế hệ thứ hai của TSMC và sử dụng bao bì InFO-POP.
Có thông tin cho biết sau khi TSMC giành được đơn đặt hàng Google Tensor, Samsung đã tổ chức một cuộc họp khẩn cấp để thảo luận về cách tăng cường năng lực đúc wafer. Truyền thông Hàn Quốc The Bell đưa tin rằng đơn vị kinh doanh Device Solutions thuộc mảng kinh doanh bán dẫn của Samsung gần đây đã tổ chức một cuộc họp chiến lược toàn cầu và một trong những chủ đề chính là cách tăng cường năng lực đúc chip. Mảng kinh doanh chip của Samsung từ lâu đã gặp khó khăn và việc mất đơn đặt hàng của Google là một đòn giáng mạnh. Vì lý do này, công ty đang cố gắng tìm ra lý do thất bại.
Các giám đốc điều hành của Google gần đây đã đến thăm Đài Loan, Trung Quốc và đạt được thỏa thuận 5 năm với TSMC, xác nhận rằng TSMC sẽ độc quyền sản xuất chip Tensor được sử dụng trong Pixel 10 đến Pixel 14 trong năm năm tới. Để lấy lại lòng tin của khách hàng, nhiệm vụ chính hiện tại của Samsung là tăng năng suất của quy trình 3nm lên hơn 50% và tiếp tục tối ưu hóa quy trình sản xuất.
Trước đây, Google đã dựa vào Qualcomm để cung cấp giải pháp xử lý trong một thời gian dài, nhưng sau đó đã hợp tác với Samsung để khởi động dự án Whitechapel để phát triển chip Tensor của riêng mình, được thiết kế dựa trên chip Exynos của Samsung. Tuy nhiên, sau khi bước vào nút quy trình dưới 5 nanomet, quy trình 3 nanomet của Samsung đã bị giảm năng suất và không đủ ổn định, đây trở thành một trong những lý do chính khiến Google thay đổi đối tác đúc của mình.
Phân tích thị trường chỉ ra rằng Samsung hy vọng sẽ lấy lại được lòng tin của khách hàng và có được chỗ đứng trên thị trường đúc toàn cầu bằng cách cải thiện công nghệ và chất lượng sản phẩm. Tuy nhiên, xét đến hiệu suất kém trong quá khứ, các công ty như Google và Qualcomm sẽ thận trọng hơn trong việc kiểm tra chất lượng chip trước khi đặt hàng và có xu hướng áp dụng chiến lược đúc kép để phân tán rủi ro.
Điều đáng chú ý là Google vẫn sẽ chọn sản phẩm của Samsung cho một số thành phần. Ví dụ, dòng Pixel 10 sẽ tiếp tục sử dụng modem Exynos 5G của Samsung và không cân nhắc chuyển sang giải pháp của MediaTek trong thời điểm hiện tại. Tuy nhiên, trong ngắn hạn, chip Tensor sẽ do TSMC sản xuất và không còn thuộc trách nhiệm của Samsung nữa.
Tiến trình 3nm của TSMC và Samsung
Công nghệ xử lý 3nm của Samsung sử dụng kiến trúc cổng vòm toàn phần. So với nền tảng FinFET 4nm, công nghệ SF3 của Samsung đạt được mức tăng tần số 22%, cải thiện hiệu suất năng lượng 34% và giảm diện tích 21%. Sau khi áp dụng quy trình 3nm, mức tiêu thụ điện năng của chip giảm 45% so với quy trình 5nm, giúp chip tỏa ít nhiệt hơn trong quá trình hoạt động, giúp kéo dài tuổi thọ pin của thiết bị di động. So với 5nm, quy trình 3nm giảm 16% diện tích chip, điều đó có nghĩa là có thể tích hợp nhiều bóng bán dẫn hơn trên một chip có cùng kích thước, do đó cải thiện khả năng tính toán và lưu trữ của chip.
Đối với năng suất 3nm của Samsung, nó dao động trong khoảng từ 10% đến 20% trong giai đoạn đầu. Đến năm 2023, có báo cáo rằng năng suất đã tăng đáng kể lên 60%. Nhưng vào năm 2024, có báo cáo rằng năng suất quy trình 3nm thế hệ thứ nhất và thứ hai của Samsung lần lượt là khoảng 60% và 20%, và quy trình 3nm thế hệ thứ hai được chip Exynos 2500 sử dụng chỉ có năng suất 20%, thấp hơn nhiều so với tiêu chuẩn sản xuất hàng loạt.
Tin tức mới nhất trong ngành cho biết sản lượng quy trình 3nm của Samsung vẫn ở mức khoảng 50%. Quy trình này đã bước sang năm thứ ba kể từ khi công bố sản xuất hàng loạt, nhưng sản lượng vẫn ở mức thấp trong một thời gian dài, điều này khá bất thường.
TSMC vẫn sử dụng kiến trúc FinFET tại nút 3nm, nhưng giới thiệu công nghệ FinFlex™, cho phép các cấu hình vây khác nhau để tối ưu hóa hiệu suất và mức tiêu thụ điện năng. TSMC đã tối ưu hóa giải pháp kết nối kim loại trong quy trình 3nm, sử dụng khoảng cách kim loại tối thiểu 23nm và công nghệ rào cản cải tiến để giảm điện trở qua 60% đồng thời cải thiện hiệu suất đi dây.
Được tiết lộ rằng năng suất 3nm của TSMC đã vượt quá 90% và hiệu suất sản xuất ổn định. Mặc dù chi phí sản xuất của TSMC cao hơn, nhưng đây là lựa chọn ổn định hơn về độ tin cậy và hiệu suất của chip. Hiện tại, Apple, Qualcomm, Nvidia và MediaTek đều sử dụng quy trình 3nm thế hệ thứ ba N3P của TSMC. Theo báo cáo, họ sẽ chuyển sang 2nm bắt đầu từ năm 2026.
