Hail the Judge
Ta chơi xong không trả tiền, vậy đâu có gọi là bán
Samsung Electronic đã công bố phát triển một mô-đun Compute Express Link (CXL) tiên tiến, kết hợp DRAM tốc độ cao với NAND Flash dung lượng lớn, mở ra hướng đi mới cho bộ nhớ thế hệ tiếp theo. Thông báo này được đưa ra tại Diễn đàn Bán dẫn AI vào ngày 13/5/2025, đánh dấu bước tiến quan trọng của Samsung trong việc đáp ứng nhu cầu ngày càng tăng về hiệu suất và dung lượng bộ nhớ cho trí tuệ nhân tạo (AI), điện toán đám mây và dữ liệu lớn.
Tại diễn đàn, chuyên gia Son Kyo-min cấp bậc Master của Bộ phận Thiết kế DRAM thuộc Samsung Electronics Memory Division, tiết lộ rằng công ty đã phát triển một nguyên mẫu mô-đun CXL Hybrid (CMM-H), tích hợp DRAM và NAND Flash trong một cấu trúc lai. Ông Son nhấn mạnh: “CXL Hybrid cho phép kết hợp ưu điểm tốc độ của DRAM và dung lượng lớn của NAND, mở ra các ứng dụng mới mà DRAM truyền thống không thể đáp ứng, mang lại tiềm năng phát triển cao”.
CXL (Compute Express Link) là một giao thức kết nối thế hệ mới, hoạt động như một “xa lộ dữ liệu” với băng thông lớn, liên kết CPU, GPU, bộ nhớ, và thiết bị lưu trữ trong một hệ thống thống nhất. Nếu các giao thức trước đây như PCIe giống như “đường 2-3 làn”, CXL được ví như “xa lộ 8 làn trở lên”, cho phép mở rộng dung lượng bộ nhớ, tăng hiệu quả xử lý dữ liệu và giảm độ trễ. Hiện tại, các phiên bản CXL 1.1 và 2.0 sử dụng mô-đun bộ nhớ (CMM) dựa trên DRAM, nhưng CXL Hybrid của Samsung bổ sung NAND Flash để tăng dung lượng lưu trữ, phù hợp với các ứng dụng yêu cầu khối lượng dữ liệu khổng lồ như AI và điện toán đám mây.
Nguyên mẫu CMM-H của Samsung sử dụng FPGA (Field-Programmable Gate Array) để tích hợp DRAM và NAND, với mục tiêu thương mại hóa vào năm 2027. Theo ông Son, giải pháp này tập trung vào “tối ưu hóa dung lượng” và là một phần của các nỗ lực nghiên cứu và phát triển (R&D) đa dạng tại Samsung, nhằm thử nghiệm các cấu trúc bộ nhớ mới. Việc bổ sung NAND vào mô-đun CXL giúp tăng dung lượng lưu trữ mà không làm giảm đáng kể tốc độ truy cập, tạo ra một giải pháp linh hoạt cho các hệ thống AI cần cả hiệu suất cao và khả năng lưu trữ lớn.
Ngoài CXL Hybrid, ông Son cũng chia sẻ về tiến bộ của Samsung trong lĩnh vực High Bandwidth Memory (HBM), cụ thể là dòng HBM4 – thế hệ thứ sáu của bộ nhớ băng thông cao, dự kiến ra mắt vào năm 2026. HBM4 sẽ sử dụng base die (lớp nền của chip) được sản xuất bằng quy trình foundry, cho phép tùy chỉnh theo yêu cầu của khách hàng, một bước tiến lớn so với các thế hệ trước như HBM3 và HBM3E.
Ông Son giải thích: “Với HBM4, base die được chế tạo bằng quy trình logic bán dẫn, giúp Samsung đáp ứng nhu cầu tùy chỉnh từ nhiều khách hàng khác nhau. Đây là một thay đổi mang tính cách mạng, mở ra cơ hội để Bộ phận Bộ nhớ sản xuất các giải pháp bộ nhớ theo yêu cầu”. Khả năng tùy chỉnh này đặc biệt quan trọng trong bối cảnh các công ty AI như Nvidia, AMD, và Google yêu cầu các giải pháp bộ nhớ tối ưu hóa cho GPU, TPU, và các bộ tăng tốc AI khác.
Tại diễn đàn, chuyên gia Son Kyo-min cấp bậc Master của Bộ phận Thiết kế DRAM thuộc Samsung Electronics Memory Division, tiết lộ rằng công ty đã phát triển một nguyên mẫu mô-đun CXL Hybrid (CMM-H), tích hợp DRAM và NAND Flash trong một cấu trúc lai. Ông Son nhấn mạnh: “CXL Hybrid cho phép kết hợp ưu điểm tốc độ của DRAM và dung lượng lớn của NAND, mở ra các ứng dụng mới mà DRAM truyền thống không thể đáp ứng, mang lại tiềm năng phát triển cao”.
CXL (Compute Express Link) là một giao thức kết nối thế hệ mới, hoạt động như một “xa lộ dữ liệu” với băng thông lớn, liên kết CPU, GPU, bộ nhớ, và thiết bị lưu trữ trong một hệ thống thống nhất. Nếu các giao thức trước đây như PCIe giống như “đường 2-3 làn”, CXL được ví như “xa lộ 8 làn trở lên”, cho phép mở rộng dung lượng bộ nhớ, tăng hiệu quả xử lý dữ liệu và giảm độ trễ. Hiện tại, các phiên bản CXL 1.1 và 2.0 sử dụng mô-đun bộ nhớ (CMM) dựa trên DRAM, nhưng CXL Hybrid của Samsung bổ sung NAND Flash để tăng dung lượng lưu trữ, phù hợp với các ứng dụng yêu cầu khối lượng dữ liệu khổng lồ như AI và điện toán đám mây.
Nguyên mẫu CMM-H của Samsung sử dụng FPGA (Field-Programmable Gate Array) để tích hợp DRAM và NAND, với mục tiêu thương mại hóa vào năm 2027. Theo ông Son, giải pháp này tập trung vào “tối ưu hóa dung lượng” và là một phần của các nỗ lực nghiên cứu và phát triển (R&D) đa dạng tại Samsung, nhằm thử nghiệm các cấu trúc bộ nhớ mới. Việc bổ sung NAND vào mô-đun CXL giúp tăng dung lượng lưu trữ mà không làm giảm đáng kể tốc độ truy cập, tạo ra một giải pháp linh hoạt cho các hệ thống AI cần cả hiệu suất cao và khả năng lưu trữ lớn.
Ngoài CXL Hybrid, ông Son cũng chia sẻ về tiến bộ của Samsung trong lĩnh vực High Bandwidth Memory (HBM), cụ thể là dòng HBM4 – thế hệ thứ sáu của bộ nhớ băng thông cao, dự kiến ra mắt vào năm 2026. HBM4 sẽ sử dụng base die (lớp nền của chip) được sản xuất bằng quy trình foundry, cho phép tùy chỉnh theo yêu cầu của khách hàng, một bước tiến lớn so với các thế hệ trước như HBM3 và HBM3E.
Ông Son giải thích: “Với HBM4, base die được chế tạo bằng quy trình logic bán dẫn, giúp Samsung đáp ứng nhu cầu tùy chỉnh từ nhiều khách hàng khác nhau. Đây là một thay đổi mang tính cách mạng, mở ra cơ hội để Bộ phận Bộ nhớ sản xuất các giải pháp bộ nhớ theo yêu cầu”. Khả năng tùy chỉnh này đặc biệt quan trọng trong bối cảnh các công ty AI như Nvidia, AMD, và Google yêu cầu các giải pháp bộ nhớ tối ưu hóa cho GPU, TPU, và các bộ tăng tốc AI khác.
